TOP > プログラミング関係解説＆調査 > ウィンドウ効果

$C0/D190 STA $30    [$00:0030]   ;Aを[$00:0030]に書き込み
$C0/D192 LDA #$FF                ;Aに$FFをロード
$C0/D194 STZ $2126  [$00:2126]   ;[$00:2126]に$00を書き込み
$C0/D197 STA $2127  [$00:2127]   ;Aを[$00:2127]に書き込み
$C0/D19A LDA $0145  [$00:0145]   ;Aに[$00:0145]をロード
$C0/D19D ORA #$33                ;Aと$33で論理和
$C0/D19F STA $0145  [$00:0145]   ;Aを[$00:0145]に書き込み
$C0/D1A2 STA $2123  [$00:2123]   ;Aを[$00:2123]に書き込み
$C0/D1A5 STA $0146  [$00:0146]   ;Aを[$00:0146]に書き込み
$C0/D1A8 STA $2124  [$00:2124]   ;Aを[$00:2124]に書き込み
$C0/D1AB STA $0147  [$00:0147]   ;Aを[$00:0147]に書き込み
$C0/D1AE STA $2125  [$00:2125]   ;Aを[$00:2125]に書き込み
$C0/D1B1 LDA $0148  [$00:0148]   ;Aに[$00:0148]をロード
$C0/D1B4 AND #$F0                ;Aと$F0で論理積
$C0/D1B6 STA $0148  [$00:0148]   ;Aを[$00:0148]に書き込み
$C0/D1B9 STA $212A  [$00:212A]   ;Aを[$00:212A]に書き込み
$C0/D1BC LDA $0149  [$00:0149]   ;Aに[$00:0149]をロード
$C0/D1BF STA $212B  [$00:212B]   ;Aを[$00:212B]に書き込み
$C0/D1C2 LDA $0140  [$00:0140]   ;Aに[$00:0140]をロード
$C0/D1C5 ORA #$04                ;Aと$04で論理和
$C0/D1C7 AND $30    [$00:0030]   ;Aと[$00:0030]で論理積
$C0/D1C9 ORA $0142  [$00:0142]   ;Aと[$00:0142]で論理和
$C0/D1CC STA $0142  [$00:0142]   ;Aを[$00:0142]に書き込み
$C0/D1CF STA $212E  [$00:212E]   ;Aを[$00:212E]に書き込み
$C0/D1D2 LDA $0141  [$00:0141]   ;Aに[$00:0141]をロード
$C0/D1D5 AND $30    [$00:0030]   ;Aと[$00:0030]で論理積
$C0/D1D7 ORA $0143  [$00:0143]   ;Aと[$00:0143]で論理和
$C0/D1DA STA $0143  [$00:0143]   ;Aを[$00:0143]に書き込み
$C0/D1DD STA $212F  [$00:212F]   ;Aを[$00:212F]に書き込み
$C0/D1E0 JSL $CEDAC1[$CE:DAC1]   ;[$CE:DAC1]へジャンプ

$CE/DAC1 JSR $DAC5  [$CE:DAC5]   ;[$CE:DAC5]へジャンプ

$CE/DAC5 LDA #$41                ;Aに$41をロード
$CE/DAC7 STA $4370  [$00:4370]   ;Aを[$00:4370]に書き込み
$CE/DACA LDA #$26                ;Aに$26をロード
$CE/DACC STA $4371  [$00:4371]   ;Aを[$00:4371]に書き込み
$CE/DACF LDX #$3C00              ;Xに$3C00をロード
$CE/DAD2 STX $4372  [$00:4372]   ;Xを[$00:4373][$00:4372]に書き込み
$CE/DAD5 LDA #$7F                ;Aに$7Fをロード
$CE/DAD7 STA $4374  [$00:4374]   ;Aを[$00:4374]に書き込み
$CE/DADA STA $4377  [$00:4377]   ;Aを[$00:4377]に書き込み
$CE/DADD PHB                     ;DBレジスタをスタックにプッシュ
$CE/DADE LDA #$7F                ;Aに$7Fをロード
$CE/DAE0 PHA                     ;Aレジスタをスタックにプッシュ
$CE/DAE1 PLB                     ;DBレジスタにスタックからプル
$CE/DAE2 LDX #$3C00              ;Xに$3C00をロード
$CE/DAE5 LDA #$F0                ;Aに$F0をロード
$CE/DAE7 STA $0000,x[$7F:3C00]   ;Aを[$7F:3C00]に書き込み
$CE/DAEA LDA #$F0                ;Aに$F0をロード
$CE/DAEC STA $0003,x[$7F:3C03]   ;Aを[$7F:3C03]に書き込み
$CE/DAEF STZ $0006,x[$7F:3C06]   ;[$7F:3C06]に$00を書き込み
$CE/DAF2 PLB                     ;DBレジスタにスタックからプル
$CE/DAF3 LDA $014F  [$00:014F]   ;Aに[$00:014F]をロード
$CE/DAF6 ORA #$80                ;Aと$80で論理和
$CE/DAF8 STA $014F  [$00:014F]   ;Aを[$00:014F]に書き込み
$CE/DAFB STZ $01FA  [$00:01FA]   ;[$00:01FA]に$00を書き込み
$CE/DAFE RTS                     ;サブルーチン戻り

$C0/D33C LDX #$00E0              ;Xに$00E0をロード
$C0/D33F STX $22    [$00:0022]   ;Xを[$00:0023][$00:0022]に書き込み
$C0/D341 LDA $01FA  [$00:01FA]   ;Aに[$00:01FA]をロード
$C0/D344 BEQ $08    [$D34E]      ;ゼロフラグが立っているとき[$D34E]分岐
$C0/D34E LDA #$01                ;Aに$01をロード
$C0/D350 STA $01FA  [$00:01FA]   ;Aを[$00:01FA]に書き込み
$C0/D353 LDX #$3E40              ;Xに$3E40をロード
$C0/D356 PHB                     ;DBレジスタをスタックにプッシュ
$C0/D357 LDA #$7F                ;Aに$7Fをロード
$C0/D359 PHA                     ;Aレジスタをスタックにプッシュ
$C0/D35A PLB                     ;DBレジスタにスタックからプル
$C0/D35B REP #$20                ;Aを16bit幅に変更、Mフラグをクリア
$C0/D35D LDY #$3C00              ;Yに$3C00をロード
$C0/D360 TXA                     ;Xレジスタの値($3E40)をAレジスタに転送
$C0/D361 STA $0001,y[$7F:3C01]   ;Aを[$7F:3C02][$7F:3C01]に書き込み
$C0/D364 CLC                     ;キャリーフラグクリア
$C0/D365 ADC $22    [$00:0022]   ;A($3E40) + [$00:0023][$00:0022]($00E0)
$C0/D367 STA $0004,y[$7F:3C04]   ;Aを[$7F:3C05][$7F:3C04]に書き込み
$C0/D36A SEP #$20                ;MフラグON　Aレジスタは8bit幅
$C0/D36C PLB                     ;DBレジスタにスタックからプル
$C0/D36D RTS                     ;サブルーチン戻り

$C0/BFE4 LDA $014F  [$00:014F]   ;Aに[$00:014F]($80)をロード
$C0/BFE7 STA $420C  [$00:420C]   ;Aを[$00:420C]に書き込み
;HDMA チャネル7転送開始
$C0/BFEA LDX $01F2  [$00:01F2]   ;Xに[$00:01F2]をロード
$C0/BFED CPX #$0001              ;Xと$0001を減算比較（ステータスレジスタ変更のみ）
$C0/BFF0 BEQ $33    [$C025]      ;ゼロフラグが立っているとき[$C025]分岐
$C0/BFF2 LDA $01F0  [$00:01F0]   ;Aに[$00:01F0]をロード
$C0/BFF5 INC A                   ;Aをインクリメント +1
$C0/BFF6 INC A                   ;Aをインクリメント +1
$C0/BFF7 INC A                   ;Aをインクリメント +1
$C0/BFF8 CMP #$48                ;Aと$48を減算比較（ステータスレジスタ変更のみ）
$C0/BFFA BCC $03    [$BFFF]      ;キャリーフラグが立っていないとき[$BFFF]分岐
$C0/BFFF STA $01F0  [$00:01F0]   ;Aを[$00:01F0]に書き込み
$C0/C002 JSR $D297  [$C0:D297]   ;[$C0:D297]へジャンプ

$CE/DAC4 RTL                     ;サブルーチン戻り

$C0/D1E4 RTS                     ;サブルーチン戻り

$C0/BF6F JSL $CED906[$CE:D906]   ;[$CE:D906]へジャンプ

$CE/D906 JSR $DB04  [$CE:DB04]   ;[$CE:DB04]へジャンプ

$CE/DB04 LDY #$000E              ;Yに$000Eをロード
$CE/DB07 LDA $01FA  [$00:01FA]   ;Aに[$00:01FA]をロード
$CE/DB0A BEQ $05    [$DB11]      ;ゼロフラグが立っているとき[$DB11]分岐
$CE/DB11 LDX #$3E40              ;Xに$3E40をロード
$CE/DB14 STX $20    [$00:0020]   ;Xを[$00:0020]に書き込み
$CE/DB16 PHB                     ;DBレジスタをスタックにプッシュ
$CE/DB17 LDA #$7F                ;Aに$7Fをロード
$CE/DB19 PHA                     ;Aレジスタをスタックにプッシュ
$CE/DB1A PLB                     ;DBレジスタにスタックからプル
$CE/DB1B REP #$20                ;Aを16bit幅に変更、Mフラグをクリア

;ループ処理
$CE/DB1D LDA #$00FF              ;Aに$00FFをロード
$CE/DB20 STA $0000,x[$7F:3E40]   ;Aを[$7F:3E41][$7F:3E40](+$20)に書き込み
$CE/DB23 STA $0002,x[$7F:3E42]   ;Aを[$7F:3E43][$7F:3E42](+$20)に書き込み
$CE/DB26 STA $0004,x[$7F:3E44]   ;Aを[$7F:3E45][$7F:3E44](+$20)に書き込み
$CE/DB29 STA $0006,x[$7F:3E46]   ;Aを[$7F:3E47][$7F:3E46](+$20)に書き込み
$CE/DB2C STA $0008,x[$7F:3E48]   ;Aを[$7F:3E49][$7F:3E48](+$20)に書き込み
$CE/DB2F STA $000A,x[$7F:3E4A]   ;Aを[$7F:3E4B][$7F:3E4A](+$20)に書き込み
$CE/DB32 STA $000C,x[$7F:3E4C]   ;Aを[$7F:3E4D][$7F:3E4C](+$20)に書き込み
$CE/DB35 STA $000E,x[$7F:3E4E]   ;Aを[$7F:3E4F][$7F:3E4E](+$20)に書き込み
$CE/DB38 STA $0010,x[$7F:3E50]   ;Aを[$7F:3E51][$7F:3E50](+$20)に書き込み
$CE/DB3B STA $0012,x[$7F:3E52]   ;Aを[$7F:3E53][$7F:3E52](+$20)に書き込み
$CE/DB3E STA $0014,x[$7F:3E54]   ;Aを[$7F:3E55][$7F:3E54](+$20)に書き込み
$CE/DB41 STA $0016,x[$7F:3E56]   ;Aを[$7F:3E57][$7F:3E56](+$20)に書き込み
$CE/DB44 STA $0018,x[$7F:3E58]   ;Aを[$7F:3E59][$7F:3E58](+$20)に書き込み
$CE/DB47 STA $001A,x[$7F:3E5A]   ;Aを[$7F:3E5B][$7F:3E5A](+$20)に書き込み
$CE/DB4A STA $001C,x[$7F:3E5C]   ;Aを[$7F:3E5D][$7F:3E5C](+$20)に書き込み
$CE/DB4D STA $001E,x[$7F:3E5E]   ;Aを[$7F:3E5F][$7F:3E5E](+$20)に書き込み
$CE/DB50 TXA                     ;Xレジスタの値をAレジスタに転送
$CE/DB51 CLC                     ;キャリーフラグクリア
$CE/DB52 ADC #$0020              ;A + $0020
$CE/DB55 TAX                     ;Aの値をXレジスタに転送
$CE/DB56 DEY                     ;Yをデクリメント -1
$CE/DB57 BNE $C4    [$DB1D]      ;ゼロフラグが立っていないとき[$DB1D]分岐
;ループ処理ここまで

$CE/DB59 SEP #$20                ;MフラグON　Aレジスタは8bit幅
$CE/DB5B PLB                     ;DBレジスタにスタックからプル
$CE/DB5C RTS                     ;サブルーチン戻り

$C1/8771 LDX #$9EC8              ;Xに$9EC8をロード
$C1/8774 STX $4342  [$00:4342]   ;Xを[$00:4343][$00:4342]に書き込み
$C1/8777 LDA $F2    [$00:03F2]   ;Aに[$00:03F2]をロード
$C1/8779 ORA #$10                ;Aと$10で論理和
$C1/877B STA $F2    [$00:03F2]   ;Aを[$00:03F2]に書き込み
$C1/877D STA $420C  [$00:420C]   ;Aを[$00:420C]に書き込み
$C1/8780 LDA #$33                ;Aに$33をロード
$C1/8782 STA $2123  [$00:2123]   ;Aを[$00:2123]に書き込み
$C1/8785 STA $2124  [$00:2124]   ;Aを[$00:2124]に書き込み
$C1/8788 LDA #$03                ;Aに$03をロード
$C1/878A STA $2125  [$00:2125]   ;Aを[$00:2125]に書き込み
$C1/878D LDA #$1F                ;Aに$1Fをロード
$C1/878F STA $212E  [$00:212E]   ;Aを[$00:212E]に書き込み
$C1/8792 RTS                     ;サブルーチン戻り

$C1/835B JSR $6145  [$C1:6145]   ;[$C1:6145]へジャンプ

$C1/82FA LDA #$F0                ;Aに$F0をロード
$C1/82FC STA $7E9EC8[$7E:9EC8]   ;Aを[$7E:9EC8]に書き込み
$C1/8300 STA $7E9ECB[$7E:9ECB]   ;Aを[$7E:9ECB]に書き込み
$C1/8304 LDA #$00                ;Aに$00をロード
$C1/8306 STA $7E9ECE[$7E:9ECE]   ;Aを[$7E:9ECE]に書き込み
$C1/830A LDA #$04                ;Aに$04をロード
$C1/830C STA $7E9EC9[$7E:9EC9]   ;Aを[$7E:9EC9]に書き込み
$C1/8310 LDA #$E4                ;Aに$E4をロード
$C1/8312 STA $7E9ECC[$7E:9ECC]   ;Aを[$7E:9ECC]に書き込み
$C1/8316 LDA #$9D                ;Aに$9Dをロード
$C1/8318 STA $7E9ECA[$7E:9ECA]   ;Aを[$7E:9ECA]に書き込み
$C1/831C STA $7E9ECD[$7E:9ECD]   ;Aを[$7E:9ECD]に書き込み
$C1/8320 RTS                     ;サブルーチン戻り

$C1/834B JSR $60E8  [$C1:60E8]   ;[$C1:60E8]へジャンプ

$C1/60E8 LDA #$01                ;Aに$01をロード
$C1/60EA STA $92    [$00:0392]   ;Aを[$00:0392]に書き込み
$C1/60EC LDA #$0F                ;Aに$0Fをロード
$C1/60EE STA $91    [$00:0391]   ;Aを[$00:0391]に書き込み
$C1/60F0 LDA #$01                ;Aに$01をロード
$C1/60F2 STA $93    [$00:0393]   ;Aを[$00:0393]に書き込み
$C1/60F4 STA $94    [$00:0394]   ;Aを[$00:0394]に書き込み
$C1/60F6 RTS                     ;サブルーチン戻り

$C1/834E LDA #$0F                ;Aに$0Fをロード
$C1/8350 STA $92    [$00:0392]   ;Aを[$00:0392]に書き込み
$C1/8352 JSR $845E  [$C1:845E]   ;[$C1:845E]へジャンプ

$C1/845E LDX #$00FF              ;Xに$00FFをロード
$C1/8461 REP #$20                ;Aを16bit幅に変更、Mフラグをクリア
$C1/8463 TXA                     ;Xレジスタの値をAレジスタに転送
$C1/8464 LDX #$9B00              ;Xに$9B00をロード
;ループ処理
$C1/8467 STA $7E0000,x           ;Aを[$7E:9B01][$7E:9B00]～[$7E:9CC3][$7E:9CC2]に書き込み
$C1/846B INX                     ;Xをインクリメント +1
$C1/846C INX                     ;Xをインクリメント +1
$C1/846D CPX #$9CC4              ;Xと$9CC4を減算比較（ステータスレジスタ変更のみ）
$C1/8470 BNE $F5    [$8467]      ;ゼロフラグが立っていないとき[$8467]分岐
;ループ処理ここまで
$C1/8472 SEP #$20                ;MフラグON　Aレジスタは8bit幅
$C1/8474 RTS                     ;サブルーチン戻り

$C1/8355 JSR $8475  [$C1:8475]   ;[$C1:8475]へジャンプ

$C1/8475 REP #$20                ;Aを16bit幅に変更、Mフラグをクリア
$C1/8477 LDX #$9B00              ;Xに$9B00をロード
;ループ処理
$C1/847A LDA $7E0000,x           ;Aに[$7E:9B01][$7E:9B00]～[$7E:9CC3][$7E:9CC2]をロード
$C1/847E STA $7E0200,x           ;Aを[$7E:9D01][$7E:9D00]～[$7E:9EC3][$7E:9EC2]に書き込み
$C1/8482 INX                     ;Xをインクリメント +1
$C1/8483 INX                     ;Xをインクリメント +1
$C1/8484 CPX #$9CC4              ;Xと$9CC4を減算比較（ステータスレジスタ変更のみ）
$C1/8487 BNE $F1    [$847A]      ;ゼロフラグが立っていないとき[$847A]分岐
;ループ処理ここまで
$C1/8489 SEP #$20                ;MフラグON　Aレジスタは8bit幅
$C1/848B RTS                     ;サブルーチン戻り

$C1/8358 JSR $8771  [$C1:8771]   ;[$C1:8771]へジャンプ
;$C1/8771～$C1/8792のI/Oアドレス設定へ