TOP > プログラミング関係解説＆調査 > ラスタースクロール

$C0/D721 LDA $20    [$00:0020]   ;Aに[$00:0020]をロード
$C0/D723 BIT #$F3                ;Aと$F3で論理積（ステータスフラグ変更のみ）
$C0/D725 BEQ $6B    [$D792]      ;ゼロフラグが立っているとき[$D792]分岐
$C0/D727 LDA $0114  [$00:0114]   ;Aに[$00:0114]をロード
$C0/D72A BNE $1A    [$D746]      ;ゼロフラグが立っていないとき[$D746]分岐
$C0/D72C LDA #$41                ;Aに$41をロード
$C0/D72E STA $4330  [$00:4330]   ;Aを[$00:4330]に書き込み
$C0/D731 LDA #$28                ;Aに$28をロード
$C0/D733 STA $4331  [$00:4331]   ;Aを[$00:4331]に書き込み
$C0/D736 LDA #$7F                ;Aに$7Fをロード
$C0/D738 STA $4334  [$00:4334]   ;Aを[$00:4334]に書き込み
$C0/D73B STA $4337  [$00:4337]   ;Aを[$00:4337]に書き込み
;
;[$00:4330]	GDMA / HDMA設定レジスタ	$41 間接テーブルモード 2レジスタ1書き込み 
;[$00:4331]	転送先指定	$28=WH2 ウィンドウ2左座標設定
;[$00:4333][$00:4332]	データ元アドレス（開始位置）	→$C0/DA2Dで、$3C30か$3C20セット
;[$00:4334]	データ元バンク	$7F
;[$00:4337]	HDMA間接アドレスバンクバイト	$7F
;
$C0/D73E LDA $014F  [$00:014F]   ;Aに[$00:014F]をロード
$C0/D741 ORA #$08                ;Aと$08で論理和
$C0/D743 STA $014F  [$00:014F]   ;Aを[$00:014F]に書き込み
$C0/D746 LDA $20    [$00:0020]   ;Aに[$00:0020]をロード
$C0/D748 BIT #$40                ;Aと$40で論理積（ステータスフラグ変更のみ）
$C0/D74A BEQ $20    [$D76C]      ;ゼロフラグが立っているとき[$D76C]分岐
$C0/D74C LDA #$42                ;Aに$42をロード
$C0/D74E STA $4340  [$00:4340]   ;Aを[$00:4340]に書き込み
$C0/D751 LDA #$0D                ;Aに$0Dをロード
$C0/D753 STA $4341  [$00:4341]   ;Aを[$00:4341]に書き込み
$C0/D756 LDX #$3C60              ;Xに$3C60をロード
$C0/D759 STX $4342  [$00:4342]   ;Xを[$00:4343][$00:4342]に書き込み
$C0/D75C LDA #$7F                ;Aに$7Fをロード
$C0/D75E STA $4344  [$00:4344]   ;Aを[$00:4344]に書き込み
$C0/D761 STA $4347  [$00:4347]   ;Aを[$00:4347]に書き込み
;
;[$00:4340]	GDMA / HDMA設定レジスタ	$42 間接テーブルモード 1レジスタ2書き込み
;[$00:4341]	転送先指定	$0D=BG1HOFS BG1水平スクロール量
;[$00:4343][$00:4342]	データ元アドレス（開始位置）	$3C60
;[$00:4344]	データ元バンク	$7F
;[$00:4347]	HDMA間接アドレスバンクバイト	$7F
;
$C0/D764 LDA $014F  [$00:014F]   ;Aに[$00:014F]をロード
$C0/D767 ORA #$10                ;Aと$10で論理和
$C0/D769 STA $014F  [$00:014F]   ;Aを[$00:014F]に書き込み
$C0/D76C LDA $20    [$00:0020]   ;Aに[$00:0020]をロード
$C0/D76E BIT #$80                ;Aと$80で論理積（ステータスフラグ変更のみ）
$C0/D770 BEQ $20    [$D792]      ;ゼロフラグが立っているとき[$D792]分岐
$C0/D772 LDA #$42                ;Aに$42をロード
$C0/D774 STA $4350  [$00:4350]   ;Aを[$00:4350]に書き込み
$C0/D777 LDA #$0F                ;Aに$0Fをロード
$C0/D779 STA $4351  [$00:4351]   ;Aを[$00:4351]に書き込み
$C0/D77C LDX #$3C60              ;Xに$3C60をロード
$C0/D77F STX $4352  [$00:4352]   ;Xを[$00:4352]に書き込み
$C0/D782 LDA #$7F                ;Aに$7Fをロード
$C0/D784 STA $4354  [$00:4354]   ;Aを[$00:4354]に書き込み
$C0/D787 STA $4357  [$00:4357]   ;Aを[$00:4357]に書き込み
;
;[$00:4350]	GDMA / HDMA設定レジスタ	$42 間接テーブルモード 1レジスタ2書き込み
;[$00:4351]	転送先指定	$0F=BG2HOFS BG2水平スクロール量
;[$00:4353][$00:4352]	データ元アドレス（開始位置）	$3C60
;[$00:4354]	データ元バンク	$7F
;[$00:4357]	HDMA間接アドレスバンクバイト	$7F
;
$C0/D78A LDA $014F  [$00:014F]   ;Aに[$00:014F]をロード
$C0/D78D ORA #$20                ;Aと$20で論理和
$C0/D78F STA $014F  [$00:014F]   ;Aを[$00:014F]に書き込み
$C0/D792 LDA $0156  [$00:0156]   ;Aに[$00:0156]をロード
$C0/D795 BIT #$F3                ;Aと$F3で論理積（ステータスフラグ変更のみ）
$C0/D797 BEQ $2B    [$D7C4]      ;ゼロフラグが立っているとき[$D7C4]分岐
$C0/D7C4 STZ $30    [$00:0030]   ;[$00:0030]に$00を書き込み
$C0/D7C6 STZ $31    [$00:0031]   ;[$00:0031]に$00を書き込み
$C0/D7C8 LDA $0114  [$00:0114]   ;Aに[$00:0114]をロード
$C0/D7CB BNE $28    [$D7F5]      ;ゼロフラグが立っていないとき[$D7F5]分岐
$C0/D7CD LDA $0156  [$00:0156]   ;Aに[$00:0156]をロード
$C0/D7D0 BEQ $11    [$D7E3]      ;ゼロフラグが立っているとき[$D7E3]分岐
$C0/D7E3 LDA $20    [$00:0020]   ;Aに[$00:0020]をロード
$C0/D7E5 BEQ $0E    [$D7F5]      ;ゼロフラグが立っているとき[$D7F5]分岐
$C0/D7E7 LDA $0145  [$00:0145]   ;Aに[$00:0145]をロード
$C0/D7EA AND #$33                ;Aと$33で論理積
$C0/D7EC ORA #$CC                ;Aと$CCで論理和
$C0/D7EE STA $0145  [$00:0145]   ;Aを[$00:0145]に書き込み
$C0/D7F1 LDA #$03                ;Aに$03をロード
$C0/D7F3 STA $31    [$00:0031]   ;Aを[$00:0031]に書き込み
$C0/D7F5 LDA $0140  [$00:0140]   ;Aに[$00:0140]をロード
$C0/D7F8 ORA #$04                ;Aと$04で論理和
$C0/D7FA AND $30    [$00:0030]   ;Aと[$00:0030]で論理積
$C0/D7FC EOR #$FF                ;Aと$FFで排他的論理和XOR
$C0/D7FE AND $0142  [$00:0142]   ;Aと[$00:0142]で論理積
$C0/D801 STA $0142  [$00:0142]   ;Aを[$00:0142]に書き込み
$C0/D804 LDA $0141  [$00:0141]   ;Aに[$00:0141]をロード
$C0/D807 AND $30    [$00:0030]   ;Aと[$00:0030]で論理積
$C0/D809 EOR #$FF                ;Aと$FFで排他的論理和XOR
$C0/D80B AND $0143  [$00:0143]   ;Aと[$00:0143]で論理積
$C0/D80E STA $0143  [$00:0143]   ;Aを[$00:0143]に書き込み
$C0/D811 LDA $0140  [$00:0140]   ;Aに[$00:0140]をロード
$C0/D814 ORA #$04                ;Aと$04で論理和
$C0/D816 AND $31    [$00:0031]   ;Aと[$00:0031]で論理積
$C0/D818 ORA $0142  [$00:0142]   ;Aと[$00:0142]で論理和
$C0/D81B STA $0142  [$00:0142]   ;Aを[$00:0142]に書き込み
$C0/D81E LDA $0141  [$00:0141]   ;Aに[$00:0141]をロード
$C0/D821 AND $31    [$00:0031]   ;Aと[$00:0031]で論理積
$C0/D823 ORA $0143  [$00:0143]   ;Aと[$00:0143]で論理和
$C0/D826 STA $0143  [$00:0143]   ;Aを[$00:0143]に書き込み
$C0/D829 RTS                     ;サブルーチン戻り

$C0/D6B3 PHX                     ;Xレジスタをスタックにプッシュ
$C0/D6B4 PHY                     ;Yレジスタをスタックへプッシュ
$C0/D6B5 PHB                     ;DBレジスタをスタックにプッシュ
$C0/D6B6 LDX #$BC96              ;Xに$BC96をロード
$C0/D6B9 LDY #$5402              ;Yに$5402をロード
$C0/D6BC LDA #$0023              ;Aに$0023をロード
$C0/D6BF MVN C0 7F               ;データ転送
;A:転送データサイズ-1 $0023
;X:転送元アドレス $BC96
;Y:転送先アドレス $5402
;オペランド:転送元と転送先バンク C0 -> 7F
;$C0:BC96 -> $7F:5402 +$0023バイト
$C0/D6BF MVN C0 7F               ;データ転送
$C0/D6C2 STZ $5400  [$7F:5400]   ;[$7F:5401][$7F:5400]に$00を書き込み
$C0/D6C5 STZ $5448  [$7F:5448]   ;[$7F:5449][$7F:5448]に$00を書き込み
$C0/D6C8 LDX #$5402              ;Xに$5402をロード
$C0/D6CB LDY #$5446              ;Yに$5446をロード
$C0/D6CE LDA #$0011              ;Aに$0011をロード
$C0/D6D1 STA $20    [$00:0020]   ;Aを[$00:0021][$00:0020]に書き込み
$C0/D6D3 LDA $0000,x[$7F:5402]   ;Aに[$7F:5403][$7F:5402]をロード
$C0/D6D6 STA $32    [$00:0032]   ;Aを[$00:0033][$00:0032]に書き込み
$C0/D6D8 SEP #$20                ;MフラグON　Aレジスタは8bit幅
$C0/D6DA PHB                     ;DBレジスタをスタックにプッシュ
$C0/D6DB LDA #$00                ;Aに$00をロード
$C0/D6DD PHA                     ;Aレジスタをスタックにプッシュ
$C0/D6DE PLB                     ;DBレジスタにスタックからプル
$C0/D6DF JSR $BA16  [$C0:BA16]   ;[$C0:BA16]へジャンプ

$C0/D65E LDA $00,x  [$00:0250]   ;Aに[$00:0250]をロード
$C0/D660 STA $20    [$00:0020]   ;Aを[$00:0020]に書き込み
$C0/D662 LDA $08,x  [$00:0258]   ;Aに[$00:0258]をロード
$C0/D664 STA $22    [$00:0022]   ;Aを[$00:0022]に書き込み
$C0/D666 LDA $3B    [$00:003B]   ;Aに[$00:003B]をロード
;ループ処理
$C0/D668 AND #$00FF              ;Aと$00FFで論理積
$C0/D66B CMP #$0002              ;Aと$0002を減算比較（ステータスレジスタ変更のみ）
$C0/D66E BNE $05    [$D675]      ;ゼロフラグが立っていないとき[$D675]分岐
$C0/D675 LDA $0A3A  [$00:0A3A]   ;Aに[$00:0A3A]をロード
$C0/D678 LSR A                   ;Aを論理右シフト　(/2)
$C0/D679 LSR A                   ;Aを論理右シフト　(/2)
$C0/D67A LSR A                   ;Aを論理右シフト　(/2)
$C0/D67B LSR A                   ;Aを論理右シフト　(/2)
$C0/D67C STA $24    [$00:0024]   ;Aを[$00:0024]に書き込み
$C0/D67E SEP #$20                ;MフラグON　Aレジスタは8bit幅
$C0/D680 PHB                     ;DBレジスタをスタックにプッシュ
$C0/D681 LDA #$7F                ;Aに$7Fをロード
$C0/D683 PHA                     ;Aレジスタをスタックにプッシュ
$C0/D684 PLB                     ;DBレジスタにスタックからプル
$C0/D685 REP #$20                ;Aを16bit幅に変更、Mフラグをクリア
$C0/D687 LDA #$00E0              ;Aに$00E0をロード
$C0/D68A STA $26    [$00:0026]   ;Aを[$00:0026]に書き込み
$C0/D68C LDA $21    [$00:0021]   ;Aに[$00:0021]をロード
$C0/D68E AND #$00FF              ;Aと$00FFで論理積
$C0/D691 ASL A                   ;Aを算術左シフト *2
$C0/D692 TAX                     ;Aの値をXレジスタに転送
$C0/D693 LDA $5400,x[$7F:5400]   ;Aに[$7F:5401][$7F:5400]をロード
$C0/D696 CLC                     ;キャリーフラグクリア
$C0/D697 ADC $24    [$00:0024]   ;A + [$00:0024]
$C0/D699 STA $0000,y[$7F:4000]   ;Aを[$7F:4001][$7F:4000]～[$7F:41BF][$7F:41BE]に書き込み
$C0/D69C LDA $20    [$00:0020]   ;Aに[$00:0020]をロード
$C0/D69E CLC                     ;キャリーフラグクリア
$C0/D69F ADC $22    [$00:0022]   ;A + [$00:0022]
$C0/D6A1 CMP #$4800              ;Aと$4800を減算比較（ステータスレジスタ変更のみ）
$C0/D6A4 BCC $03    [$D6A9]      ;キャリーフラグが立っていないとき[$D6A9]分岐
$C0/D6A6 SBC #$4800              ;A - $4800
$C0/D6A9 STA $20    [$00:0020]   ;Aを[$00:0020]に書き込み
$C0/D6AB INY                     ;Yをインクリメント +1
$C0/D6AC INY                     ;Yをインクリメント +1
$C0/D6AD DEC $26    [$00:0026]   ;[$00:0026]をデクリメント -1
$C0/D6AF BNE $DB    [$D68C]      ;ゼロフラグが立っていないとき[$D68C]分岐
;ループ処理ここまで
$C0/D6B1 PLB                     ;DBレジスタにスタックからプル
$C0/D6B2 RTS                     ;サブルーチン戻り

$C0/D9DC LDA $0154  [$00:0154]   ;Aに[$00:0154]をロード
$C0/D9DF ORA $0156  [$00:0156]   ;Aと[$00:0156]で論理和
$C0/D9E2 BNE $03    [$D9E7]      ;ゼロフラグが立っていないとき[$D9E7]分岐
$C0/D9E7 STA $30    [$00:0030]   ;Aを[$00:0030]に書き込み
$C0/D9E9 LDA $0142  [$00:0142]   ;Aに[$00:0142](03 0000 0011)をロード
$C0/D9EC STA $212E  [$00:212E]   ;Aを[$00:212E]に書き込み メインスクリーンウインドウマスク BG1/BG2ウインドウマスク
$C0/D9EF LDA $0143  [$00:0143]   ;Aに[$00:0143](00)をロード
$C0/D9F2 STA $212F  [$00:212F]   ;Aを[$00:212F]に書き込み サブスクリーンウインドウマスク
$C0/D9F5 LDA $0145  [$00:0145]   ;Aに[$00:0145](CC 1100 1100)をロード
$C0/D9F8 STA $2123  [$00:2123]   ;Aを[$00:2123]に書き込み BG1,BG2ウィンドウマスク設定
$C0/D9FB LDA $0146  [$00:0146]   ;Aに[$00:0146](00)をロード
$C0/D9FE STA $2124  [$00:2124]   ;Aを[$00:2124]に書き込み BG3,BG4ウィンドウマスク設定
$C0/DA01 LDA $0147  [$00:0147]   ;Aに[$00:0147](00)をロード
$C0/DA04 STA $2125  [$00:2125]   ;Aを[$00:2125]に書き込み スプライトウィンドウマスク設定
$C0/DA07 LDX $01FE  [$00:01FE]   ;Xに[$00:01FF][$00:01FE](FF00)をロード
$C0/DA0A STX $2128  [$00:2128]   ;Xを[$00:2129][$00:2128]に書き込み ウィンドウ2右・左座標設定
$C0/DA0D LDA $0148  [$00:0148]   ;Aに[$00:0148](00)をロード
$C0/DA10 STA $212A  [$00:212A]   ;Aを[$00:212A]に書き込み BGウインドウマスクロジック設定
$C0/DA13 LDA $0149  [$00:0149]   ;Aに[$00:0149](00)をロード
$C0/DA16 STA $212B  [$00:212B]   ;Aを[$00:212B]に書き込み スプライトウインドウマスクロジック設定
$C0/DA19 LDA $014F  [$00:014F]   ;Aに[$00:014F]をロード
$C0/DA1C BIT #$08                ;Aと$08で論理積（ステータスフラグ変更のみ）
$C0/DA1E BEQ $10    [$DA30]      ;ゼロフラグが立っているとき[$DA30]分岐
$C0/DA20 LDA $01FB  [$00:01FB]   ;Aに[$00:01FB]をロード
$C0/DA23 BNE $05    [$DA2A]      ;ゼロフラグが立っていないとき[$DA2A]分岐
;ゼロフラグON
$C0/DA25 LDX #$3C20              ;Xに$3C20をロード
$C0/DA28 BRA $03    [$DA2D]      ;フラグにかかわりなく常に分岐[$DA2D]
;ゼロフラグOFF
$C0/DA2A LDX #$3C30              ;Xに$3C30をロード
$C0/DA2D STX $4332  [$00:4332]   ;Xを[$00:4333][$00:4332]に書き込み
$C0/DA30 LDA $014F  [$00:014F]   ;Aに[$00:014F]をロード
$C0/DA33 BIT #$10                ;Aと$10で論理積（ステータスフラグ変更のみ）
$C0/DA35 BEQ $25    [$DA5C]      ;ゼロフラグが立っているとき[$DA5C]分岐
$C0/DA37 LDA $01FB  [$00:01FB]   ;Aに[$00:01FB]をロード
$C0/DA3A BNE $05    [$DA41]      ;ゼロフラグが立っていないとき[$DA41]分岐
;ゼロフラグON
$C0/DA3C LDX #$4000              ;Xに$4000をロード
$C0/DA3F BRA $03    [$DA44]      ;フラグにかかわりなく常に分岐[$DA44]
;ゼロフラグOFF
$C0/DA41 LDX #$4380              ;Xに$4380をロード
$C0/DA44 PHB                     ;DBレジスタをスタックにプッシュ
$C0/DA45 LDA #$7F                ;Aに$7Fをロード
$C0/DA47 PHA                     ;Aレジスタをスタックにプッシュ
$C0/DA48 PLB                     ;DBレジスタにスタックからプル
$C0/DA49 REP #$20                ;Aを16bit幅に変更、Mフラグをクリア
$C0/DA4B TXA                     ;Xレジスタの値をAレジスタに転送
$C0/DA4C LDX #$3C60              ;Xに$3C60をロード
$C0/DA4F STA $0001,x[$7F:3C61]   ;Aを[$7F:3C62][$7F:3C61]に書き込み
$C0/DA52 CLC                     ;キャリーフラグクリア
$C0/DA53 ADC #$00E0              ;A + $00E0
$C0/DA56 STA $0004,x[$7F:3C64]   ;Aを[$7F:3C65][$7F:3C64]に書き込み
$C0/DA59 SEP #$20                ;MフラグON　Aレジスタは8bit幅
$C0/DA5B PLB                     ;DBレジスタにスタックからプル
$C0/DA5C LDA $014F  [$00:014F]   ;Aに[$00:014F](38 = 0011 1000)をロード 
$C0/DA5F STA $420C  [$00:420C]   ;Aを[$00:420C]に書き込み HDMAチャネル3,4,5を実行
$C0/DA62 REP #$20                ;Aを16bit幅に変更、Mフラグをクリア
$C0/DA64 LDA $0A38  [$00:0A38]   ;Aに[$00:0A39][$00:0A38]をロード
$C0/DA67 LSR A                   ;Aを論理右シフト　(/2)
$C0/DA68 LSR A                   ;Aを論理右シフト　(/2)
$C0/DA69 LSR A                   ;Aを論理右シフト　(/2)
$C0/DA6A LSR A                   ;Aを論理右シフト　(/2)
$C0/DA6B CLC                     ;キャリーフラグクリア
$C0/DA6C ADC $0158  [$00:0158]   ;A + [$00:0159][$00:0158]
$C0/DA6F STA $30    [$00:0030]   ;Aを[$00:0031][$00:0030]に書き込み
$C0/DA71 LDA $0A3C  [$00:0A3C]   ;Aに[$00:0A3D][$00:0A3C]をロード
$C0/DA74 LSR A                   ;Aを論理右シフト　(/2)
$C0/DA75 LSR A                   ;Aを論理右シフト　(/2)
$C0/DA76 LSR A                   ;Aを論理右シフト　(/2)
$C0/DA77 LSR A                   ;Aを論理右シフト　(/2)
$C0/DA78 CLC                     ;キャリーフラグクリア
$C0/DA79 ADC $015C  [$00:015C]   ;A + [$00:015D][$00:015C]
$C0/DA7C DEC A                   ;Aをデクリメント -1
$C0/DA7D STA $32    [$00:0032]   ;Aを[$00:0033][$00:0032]に書き込み
$C0/DA7F LDA $0A3A  [$00:0A3A]   ;Aに[$00:0A3B][$00:0A3A]をロード
$C0/DA82 LSR A                   ;Aを論理右シフト　(/2)
$C0/DA83 LSR A                   ;Aを論理右シフト　(/2)
$C0/DA84 LSR A                   ;Aを論理右シフト　(/2)
$C0/DA85 LSR A                   ;Aを論理右シフト　(/2)
$C0/DA86 CLC                     ;キャリーフラグクリア
$C0/DA87 ADC $015A  [$00:015A]   ;A + [$00:015B][$00:015A]
$C0/DA8A STA $34    [$00:0034]   ;Aを[$00:0035][$00:0034]に書き込み
$C0/DA8C LDA $0A3E  [$00:0A3E]   ;Aに[$00:0A3F][$00:0A3E]をロード
$C0/DA8F LSR A                   ;Aを論理右シフト　(/2)
$C0/DA90 LSR A                   ;Aを論理右シフト　(/2)
$C0/DA91 LSR A                   ;Aを論理右シフト　(/2)
$C0/DA92 LSR A                   ;Aを論理右シフト　(/2)
$C0/DA93 CLC                     ;キャリーフラグクリア
$C0/DA94 ADC $015E  [$00:015E]   ;A + [$00:015F][$00:015E]
$C0/DA97 DEC A                   ;Aをデクリメント -1
$C0/DA98 STA $36    [$00:0036]   ;Aを[$00:0037][$00:0036]に書き込み
$C0/DA9A SEP #$20                ;MフラグON　Aレジスタは8bit幅
$C0/DA9C LDA $30    [$00:0030]   ;Aに[$00:0030]をロード
$C0/DA9E STA $210D  [$00:210D]   ;Aを[$00:210D]に書き込み
$C0/DAA1 LDA $31    [$00:0031]   ;Aに[$00:0031]をロード
$C0/DAA3 STA $210D  [$00:210D]   ;Aを[$00:210D]に書き込み
$C0/DAA6 LDA $32    [$00:0032]   ;Aに[$00:0032]をロード
$C0/DAA8 STA $210E  [$00:210E]   ;Aを[$00:210E]に書き込み
$C0/DAAB LDA $33    [$00:0033]   ;Aに[$00:0033]をロード
$C0/DAAD STA $210E  [$00:210E]   ;Aを[$00:210E]に書き込み
$C0/DAB0 LDA $34    [$00:0034]   ;Aに[$00:0034]をロード
$C0/DAB2 STA $210F  [$00:210F]   ;Aを[$00:210F]に書き込み
$C0/DAB5 LDA $35    [$00:0035]   ;Aに[$00:0035]をロード
$C0/DAB7 STA $210F  [$00:210F]   ;Aを[$00:210F]に書き込み
$C0/DABA LDA $36    [$00:0036]   ;Aに[$00:0036]をロード
$C0/DABC STA $2110  [$00:2110]   ;Aを[$00:2110]に書き込み
$C0/DABF LDA $37    [$00:0037]   ;Aに[$00:0037]をロード
$C0/DAC1 STA $2110  [$00:2110]   ;Aを[$00:2110]に書き込み
$C0/DAC4 LDA #$01                ;Aに$01をロード
$C0/DAC6 STA $0166  [$00:0166]   ;Aを[$00:0166]に書き込み
$C0/DAC9 RTS                     ;サブルーチン戻り

$C0/DA5C LDA $014F  [$00:014F]   ;Aに[$00:014F](38 = 0011 1000)をロード 
$C0/DA5F STA $420C  [$00:420C]   ;Aを[$00:420C]に書き込み HDMAチャネル3,4,5を実行